• ホーム
  • 受賞者
  • 第4回(平成16年度)山崎貞一賞 半導体及び半導体装置分野

第4回(平成16年度)山崎貞一賞 半導体及び半導体装置分野

システムLSIの上流自動設計システムの研究開発

受賞者 受賞者
若林 一敏 (わかばやし かずとし)
略歴
1984年 3月 東京大学 工学部 卒業
1986年 3月 東京大学大学院 修士課程修了
同年 4月 日本電気(株)C&C研究所 入社
1993年〜94年 9月
9月
米スタンフォード大学 客員研究員
2004年 1月 日本電気(株) システムデバイス研究所
システムCAD研究部長
現在に至る

選考理由

(研究の背景)
 システムLSIは規模と複雑さが年々増大し続け、多品種を短期間で誤りなく設計することが困難になりつつある。LSIの仕様記述から製品である半導体チップが完成するまでには、回路設計、動作チェック、ゲート設計など多層の技術レベルでの細心なチェックと相互の連携が必要であり、多大な時間と多くの人手を要するからである。そこで、LSIのソフトウェア記述からハードウェアであるLSIチップを、短期間に少人数で誤りなく設計・検証する一貫した上流設計技術が求められていた。
 (候補者の貢献)
 若林氏は、早くも80年半ばにLSIの上流設計技術の重要性を認識し、システムLSI設計者には長年の夢であったソフトウェア言語(C言語)からLSIを合成する統合設計技術を独自に開発し、世界で初めて実用化に成功した。現在、C言語利用設計技術は、LSI開発手法の主流となりつつあるが、氏がこのような世界的潮流を先取りした点は特筆に値する。
 従来、上流設計技術そのものには多くの取り組みがあったが、ソフトウェア開発者には標準言語であるC言語に着目したのは候補者の独創である。すなわち氏は、既存の概念を単に既存のC言語で実現したのではなく、LSI全体を見渡すことで初めて得られるソフトとハードの境界にある諸問題を解決する独創的な上位概念をまず形成し、それを一貫したLSI設計技術として完成させた。氏の設計技術は、C言語記述からRTL記述(LSIのブロック図に相当)を自動合成する動作合成システムと検証ツール群などから成るので、ハードウェアであるLSIの設計をソフトウェア開発者にも開放するとともに、LSIの開発期間の短縮、LSIの品質や信頼性の向上に大きく寄与した。世界的に見ても、合成系のみならず、検証系まで統合されたLSI開発環境を実現した例は類がない。氏の開発によって、ハードであるLSIチップを従来にない高効率で生み出すことが初めて可能となった。これを可能としたのは、要素技術の開発にとどまらず、実用化を目指した統合化への氏の継続的な努力とリーダシップ、さらには氏の学術的成果の高さに因る。氏は国内外の関連主要学会で常に指導的立場で活躍し、また氏の成果の一部は、LSI設計技術の基本的論文として国内外から広く引用されている。
 氏の設計技術の実用化はすでに始まっており、まさに世界的潮流になろうとしているが、今後、ますます複雑・大規模化するシステムLSI、特に日本が得意とするディジタル家電用LSIの開発では、少量多品種に即応できるLSI設計技術への期待がますます高まるのは必然で、氏の成果の発展性は疑いもない。
 以上のように、氏の開発技術は、独創性、技術水準と工業的インパクト、将来性などいずれの点でも高く評価でき、日本が誇りうる稀有な日本発のシステムLSI設計技術である。よって山崎貞一賞受賞者とする。

研究開発の背景

 半導体製造技術の進歩により、LSIは規模、複雑さを年々増している。しかも、LSIを搭載する機器のライフサイクルも短くなる傾向があり、設計期間の短縮が求められている。年々、複雑化・大規模化する対象を、より短い時間で「正しく」設計するというのは、あらゆる設計工学での課題であるが、半導体分野はその規模・複雑さの増大のペースが他の分野と比べ非常に大きい。そのため、通常の設計効率化努力による設計生産性の向上では製造規模の増大ペースに間に合わず、設計の基本的な考え方(設計パラダイム)を変革することで、この問題を克服しなければならない。最初の変革は、70年代の「レイアウトツール」(図1)である。トランジスタを使った回路設計からANDやORといったゲートを使った回路設計に変更し、このゲートをLSI上自動的に配置し、配線するツールを開発し、飛躍的に設計生産性を向上した。2番目の変革は、80年台の「論理合成ツール」(図1)である。回路の形式を、汎用機で利用されていた1相同期式とよぶ形式に制限することで、ブロック図レベルの記述(RTLと呼ぶ)から、ゲート回路を合成するツールが開発され、実用化された。しかし、さらに上流の工程の自動化は格段に難しく、90年代後半以降、多くの欧米ベンチャーやLSIメーカーが挑戦したが実用化は成し遂げられていなかった。

業績内容

 本研究は、RTLより上流のLSI設計の自動化を実現したものである。一般のソフトウェア用のプログラム言語からRTLを自動合成する動作合成ツールと検証ツール群からなる方法論の開発である(図1)。上に述べた第一世代、第二世代の変革が、ハードウェア設計の世界の中での方法論の変革であったのに比べ、本研究は、ハードウェア設計をソフトウェア設計に近い方法論に変革したという意味で、より大きな本質的な変革を可能にした。また次世代の革新的チップと目される「動的再構成チップ(図1)」のコンパイラも本研究を生かして実現された。

図1 提案するシステムLSIの自動設計フロー

 受賞者は、動作合成ツールのコア技術となるアルゴリズム群を考案し、その後手法を生かしたシステムLSI全体の設計方法論を提唱し、動作合成、検証システムからなる統合的な設計環境の開発、および統括を行った。

本業績の意義

 動作合成技術は長い間、研究者の道楽と目されている側面もあったが、受賞者グループは粘り強く実用化を目指して研究開発を継続し、93年には製品チップの適用に成功し、現在では携帯電話やDVDレコーダ等多くの製品の設計に利用されるに到った。C言語からの動作合成の実用化は、本システムが世界で最初であり、現時点においても広く設計の現場で利用されているのは本システムのみであり、世界をリードしてきた。
 提案した新しい設計方法論の効果を以下に示す。

1)設計に必要な記述量:
 携帯電話のチップの設計に、従来のRTL記述では30万行程度かかっていた設計技術が、C記述では4万行程度となった。また、「回路部品をつなげる」という従来のハードウェア的な設計方法から、「行いたい動作を記述する」というソフトウェア的な設計方法への変換を可能にし、従来ハードウェア化は困難でプロセッサ上でしかできないと思われていた複雑な処理をハードウェア化することが可能となった。
2)検証時間:
 設計の正しさを調べるためのシミュレーション速度が数十倍高速化し、従来1週間程度かかったものが数時間で終わる等の効果を得た。

 これらにより、従来の設計期間を半減し、最初に製造したLSIが動作するほどの品質向上が得られた。
 今後、情報家電は、低価格低電力というファクタ以外に、何ができるかという機能性が重要になってくる。高付加価値化はすべて汎用のCPUが握るのではなく、システムLSIがその主役でいるためには本研究が必須の役割を担っていくと考える。


写真
↑このページの先頭へ