• ホーム
  • 受賞者
  • 第9回(平成21年度)山崎貞一賞 半導体及び半導体装置分野

第9回(平成21年度)山崎貞一賞 半導体及び半導体装置分野

低リーク電流CMOS基本回路の先駆的研究開発

受賞者 受賞者
中込 儀延 (なかごめ よしのぶ)
略歴
1980年 3月 東京工業大学大学院 総合理工学研究科 修士修了
1980年 4月 日立製作所 中央研究所 入社
2003年 4月 ルネサステクノロジ アナログ技術統括部 部長
2004年 10月 統括部長(現職)
現在に至る

受賞者 受賞者
堀口 真志 (ほりぐち まさし)
略歴
1979年 3月 東京大学大学院 工学系研究科 修士修了
1979年 4月 日立製作所 中央研究所 入社
2000年 9月 東京大学 博士(工学)取得
2003年 4月 ルネサステクノロジ アナログ技術統括部 主任技師
2004年 4月 主管技師(現職)
現在に至る

受賞者 受賞者
河原 尊之 (かわはら たかゆき)
略歴
1985年 3月 九州大学 大学院理学研究科 修士修了
1985年 4月 日立製作所 中央研究所 入社
1993年 11月 九州大学 博士(工学)取得
2005年 4月 主管研究員(現職)
現在に至る

授賞理由

 受賞者らは、各種の低電圧CMOS基本回路、特に、低電圧化に伴って増加するMOSFETのサブスレショルド・リーク電流を低減するいくつかのCMOS基本回路を世界で最初に発案し、その後の一連の先駆的な実用化研究と特許で、半導体産業、特に、高性能微細CMOS LSIの発展に多大な貢献を行った。
 氏らは、1980年代から1990年代中頃、CMOSLSIの低電力化に必須なリーク電流低減回路などを世界に先駆けて発明・開発した。その開発の発端は、1990年、中込氏が主導した世界初の最先端1.5V,64MbDRAMの開発にある。この開発は、研究開発の中心がまだ5V,16Mbであった当時、1.5V電池動作を目指し、しかも64Mbという記録を打ち立てたことで世界に衝撃を与えたが、同時に氏らにすべての低電圧CMOSLSIに共通なリーク電流問題を世界に先駆けて気づかせた。従来、CMOSLSIの高性能化は、素子の微細化・低耐圧化のもとで動作電圧(VDD)を下げ、それに応じてMOSFETのしきい電圧(Vth)を下げることによって維持されてきた。しかし、Vthが0.4V程度になるとMOSFETのサブスレショルド・リーク電流は顕在化し、それ以下ではVthの低下とともに指数関数的に増大する。したがって、リーク電流の点からVDDにはある下限(たとえば1.5V)が存在するようになるので、VDDをそれ以下に低減するにはリーク電流の低減が不可欠となる。氏らは、1990年代中頃までに、高VthMOSFETパワースイッチ、低VthMOSFETのゲート・ソースオフセット駆動、低VthMOSFETによるゲート・ソース逆バイアス、多値Vth適用回路といったリーク電流を低減する基本概念とそれを応用した各種の低減回路を発明・開発しリーク電流問題を解決した。
 氏らが発明・開発した基本回路は、その後の低電圧・低電力CMOS回路開発の端緒となった。その後、現在まで幾多の低減回路が提案されているものの淘汰され、現在業界の標準技術となっている実用的回路は、氏らが主導した当時の先行発明が基本になっている。本発明がなければ、微細素子を用いた高速CMOSLSIは実現困難である。事実、すでに素子寸法が90nm以下の最新のCMOSLSIでは不可欠となっている。またその基本性・必然性からみて、さらに微細素子を用いた0.5V以下の低電圧時代にも効力を発揮していくものと考えられる。
 受賞者らが開発した基本回路は、世界に誇れる基本技術が日本に誕生し、約20年という長い年月を経てLSI産業に深く浸透しその価値が世に定着した好例である。このように、独創性・波及効果・産業や社会へのインパクト・将来性の点で氏らの業績は誠に顕著である。よって、中込氏、堀口氏、河原氏らの業績を第9回山崎貞一賞に相応しいものと認め、本賞受賞とする。

研究開発の背景

 CMOSLSIは、高信頼性と使いやすさを維持・向上させながら、たえず低価格・高性能化し、現代の情報通信時代に不可欠な基幹部品になっている。特に、昨今、LSI電力の危機的増大、携帯機器のさらなる高機能化、地球温暖化などに対処するために、LSI自身の低電力化が切望されるようになってきた。
 低電力化する最も効果的な方法は、素子の微細化・低耐圧化に応じて動作電圧を下げることであるが、MOSFETのしきい電圧(Vth)の低下に伴って指数関数的に増大するサブスレショルド・リーク電流が顕在化し、画期的な回路方式の導入無しにはLSIを低電力化することは困難になっていた(図1)。

図1 DRAM消費電流の推移
業績内容

 本研究は、リーク電流低減と低電圧高速動作を実現する各種基本回路の先駆的開発である。これらは以下の4つの基本概念にまとめられ、いずれも業界の標準技術として広く実用化されている。

々VthMOSFETから成るパワースイッチ
 高VthMOSFET(Ms)を待機時にオフにして、電源電圧(VDD)を低Vthコア(回路ブロック)から切り離し、コアに流れるサブスレショルド・リーク電流(IL)をカットする(図2(a))。主要国内外MCU/MPUメーカが製品に適用中。
低VthMOSFETのゲート・ソースオフセット駆動
 パワースイッチとなる低VthMsのゲートに待機時に高電圧(VDH)を加え、そのゲート(G)・ソース(S)を逆バイアスしてMsを実効的に高Vthにし、コアのリーク電流(IL)をカットする(図2(b))。この概念は、DRAM負電圧ワード線駆動として広く実用化され、また論理回路への適用例も多数学会発表されている。
DVthMOSFETによるゲート・ソース逆バイアス
 パワースイッチとなる低VthMsに待機時に流れるオフ電流(リーク電流IL)によってノードNの電圧を降下させ、コア内のMOSFET(M)のゲート・ソースに自動的に逆バイアスδを加えてMのリーク電流を低減する(図2(c))。本概念をDRAM/SRAMの繰り返し回路ブロックに適用すると効果は顕著である。
図2 リーク電流を低減する基本概念
2値Vth適用回路
 低Vthと高VthのMOSFETを組み合わせ、コア内の速度を支配する論理経路(クリティカルパス)には低VthMOSFETを、他の大部分には高VthMOSFETを適用、コア全体を高速・低リーク電流に維持する。現在広く実用化されている回路方式で、MPUの待機電流を大幅に低減できる。

↑このページの先頭へ